焊缝探伤机型号基于ARM和CPLD的可重构检测体系设想
检测体系的可重构设想是检测手艺的成长标的目标。可重构设想是指操纵可重用的软硬件资本，按照分歧的使用需求，矫捷地改观本身系统布局的设想方式。对付检测体系而言，可重构能够分为软件可重谈判硬件可重构。采用硬件可重构手艺设想的检测体系存在硬件普适性，通过改换各个硬件模块或设置装备部署分歧的软件代码，即可实现分歧功效的检测，从而削减硬件和软件开辟上的投入、缩短产物开辟周期。
本文提出了一种基于arm嵌入衰落处置器和庞大可编程逻辑器件(cpld)的检测体系硬件可重构设想方式。这种布局检测体系既存在arm微节制器体积小、集成度高、运算速率快、存储器容量大、功耗低等特点;又存在cpld壮大的高速逻辑处置威力和便利矫捷的动态可重构性，将两者连系起来利用能降服保守检测仪器的有余，可将很多庞大的及时节制算法硬件化，减轻了mcu的承担，削减逻辑节制芯片的利用，存在靠得住性强、可重用性好性价比高凸起长处。
该节制器的硬件布局如图1 所示，arm芯片的外围电包罗复位电、及不时钟电、存储模块、海量数据存储模块、通信模块、lcd接口电和触摸屏接口电，。此中存储模块由sdram和 nor型flash构成，sdram作为arm的内存、存放操作体系和使用法式运转的动态数据，flash存储操作体系镜像文件及一些常量参数;海量存储模块供给了ide/cf卡接口，能够间接接入硬盘和cf卡作为采样数据的海量存储介质;通信模块由rs.biz232、usb2.0及以太网接口构成，可按照现实环境取舍此中一种体例作为通信接口。cpld供给模数转换电节制单位(adc)、可编程脉冲发生电、采样数据自存储逻辑节制单位、数字量输入输出电(di/do)、光电编码器输入电和pwm波输出电。arm与cpld之间通过并行总线相连。
正在上述布局中，可将cpld视作 arm的一个高速外设，arm通过cpld直接地操作某些外围器件，充实操纵cpld的高速逻辑处置威力对整个检测历程实现及时节制，arm只要担任检测参数的设定和节制检测历程的起头及竣事，提高了节制器的及时性，加强了节制器对外设的兼容性和扩展性。
焊缝探伤机型号超声检测是无损检测的主要方式之一，普遍使用于对钢板、锻件、焊缝、混凝土、人造石墨等进行探伤查验。近年来，超声检测理论和方式都已取得较猛进展，可是实践中无论正在仪器硬件的实现仍是软件的更新上都还具有良多未冲破的环节手艺。笔者采用以上体系设想了一款一发双收声波检测仪，其检测节制单位位于 cpld芯片中，arm芯片通过对cpld进行存储器拜候即可完成对整个检测历程的节制。
本文引见了一种基于arm+cpld布局的可重构检测平台的设想方式，并基于此方式开辟了一台用于钢板、锻件和基桩等检测的试验样机。此方式以模块化的体例将arm及cpld手艺拙劣的连系起来石油机器.biz磁粉探伤机列表便携，使基于此方式建立的检测仪器兼有arm和cpld两者的劣势，实现了部焊缝探伤机型号基于arm和cpld的可重构检测体系设想门节制算法的硬件。与保守的基于mcu的检测设施比拟，存在及时性好检测速率高、外围器件少、兼容性和扩展性好等诸多长处;并存在硬件方案的可重构性，又更便利于客户的使用开辟，且本钱低。经现场尝试验证，该检测设施大大提高现场检测的速率和智能化。因为该设想方案存在极其矫捷的可重构性，所以稍加点窜扩展就可使用于其他检测体系中去。
正在该体系中arm作为主芯片，担任庞大的数据处置、人机交互、图形显示和接口通讯等使命，若何正当设想cpld外部接口和内部布局，将间接影响到体系的功效和可重构水平。cpld内部布局如图2所示，它包罗时钟产生器、4个按时计数模块、发射脉冲产生模块、采样时序产生模块、光电编码计数模块和中缀发生器，可进行闭环/开环检测。
可知，地弹电压与电源毗连线上的漫衍电感和瞬态电流的巨细成反比。因而咱们对两板之间的电源毗连体例作处置，添加回流导线的面积，尽量减小回流导线的长度，使得回流径上电感尽量小;同时正在信号线上添加瞬态电流的电阻，试验成果表白这种设算计好地处理了电源的完备性问题。
以上体系设想中，咱们不只实现了硬件道理设想上的模块化，能够按照现实必要将各个模块替代成符合的芯片，实现体系的可重构性。正在检测仪器的出产、维修和升级等实践中，咱们发觉将分歧模块设想成单板情势，然后通过商定的接口毗连起来，便利体系的升级和产物的系列化，也给仪器的维修带来很大便当，同时便于断绝各个模块的彼此滋扰，提高了体系的抗滋扰和不变性。可是对付一个高速体系，如许的设想一定会带来信号完备性问题。咱们将正在后面重点引见这个问题的处理方案。
咱们按照现实环境成立如下地弹模子图，如图3所示。从图3中能够看出正在arm芯片逻辑门敏捷切换的时候，将惹起很大的瞬态电流，因为两板之间的电源毗连线上的漫衍电感lg的具有，将导致严峻的“地弹”征象。按照地弹电压
因为arm与cpld的总线接口设想能否正当将间接影响着节制器的机能和体系的可重构特征，所以并行总线的设想就成为一个很是环节的问题，该总线包罗 arm芯片的地点总线(ab[0..23])、数据总线(db[0..15])、节制总线、复位信号以及多可编程i/o，如许做的益处是，将cpld芯片存储器化，即arm可通过对特定地点和i/o口的拜候来节制cpld事情，而且可通过配合的复位信号将arm与cpld芯片同时复位，尽量避免总线合作和冒险征象的呈现，cpld还可通过可编程i/o向arm发出中缀请求，期待arm对特定事务的处置。这种接口不只保存了arm节制平台和cpld外接单位的性，并且接口的通用性也很是好，正常的节制平台和逻辑节制芯片都合用这种接口，如许咱们能够按照分歧需求，组建符合的体系。
为了使该体系架构存在可重构性，笔者将该体系设想成多pcb布局，以arm作为主芯片的体系板作为主板，以cpld为焦点的扩展板作为背板，因为这个体系为高速体系，如许的设想必将带来信号完备性问题。此中最次要的是信号长距离传输导致信号品质降落和“地弹”征象的发生。
arm选用内嵌 arm920t核的ep9315微节制器，cpld选用alter公司maxii系列芯片epm1270。此中，ep9315存在最高可达200mhz的事情频次、16kbyte指令缓存、16kbyte数据缓存和单/双精度整数及浮点处置威力，还集成了大量合用的外部接口，如ide接口、usb接口和 lcd接口等;epm1270型cpld含有1270逻辑元件、100多个可用i/o引脚，每个io口都可设置装备部署成ttl、lvttl、cmos、 lvcmos和施密特触发器模式。以上两芯片均为低本钱、低功耗芯片。
2.1芯片取舍
同样cpld板上的外部接口设想也很主要，间接决定体系可实现的功效和合用水平，咱们正在cpld板上留出了4adc节制接口，包罗采样同步时钟信号、采样数据传输线和多扩展i/o，能够实现4ad同时采样，主动存储，并记实收罗的肇始和采样长度，也能够完成对程控放大器、滤波器的节制。思忖到一个系列分歧容量的采样存储芯片sram 正常城市连结引脚的兼容，咱们将sram设想正在cpld板上，添加体系的不变性。预留的其它接口咱们都尽量它的通用性，并正在布局设想上思忖各个模块的毗连和装置。